鏗騰電子科技有限公司

台積電

智通財經APP獲悉，全球電子設計自動化(EDA)龍頭Cadence(CDNS.US)近日宣佈擴大與晶圓代工巨頭台積電(TSM.US)的戰略合作，將人工智能芯片設計支持範圍延伸至台積電N3、N2、A16及A14四大前沿製程。英偉達(NVDA.US)與Arm(ARM.US)等芯片生態關鍵玩家同步表達支持，一場圍繞先進製程與AI驅動設計的產業協同正在加速落地。

根據Cadence方面披露的信息，此次擴展合作將為台積電上述先進工藝節點提供AI芯片設計所需的全套知識產權(IP)、可直接籤核的端到端設計基礎設施以及先進的認證流程。Cadence表示，這將顯著減少芯片設計的迭代次數，並縮短從設計到量產的週期。

在技術層面，Cadence已將代理式人工智能(Agentic AI)深度集成至芯片設計流程。在近期舉行的CadenceLIVE 2026大會上，該公司發佈了兩款AI超級代理——ViraStack與InnoStack，支持從芯片規格制定到物理籤核的端到端自動化設計。早期客户反饋顯示，設計生產效率提升幅度達到3至10倍。與此同時，Cadence與Google Cloud達成合作，將ChipStack AI超級代理部署於雲端平台，為大規模設計驗證提供可擴展的算力支持。

在模擬設計領域，Cadence已將代理式AI嵌入其Virtuoso Studio設計環境，支持從台積電N2到A14的模擬電路設計遷移。此外，3D-IC與芯粒(Chiplet)技術也是合作的重點方向之一，雙方正共同推動多芯片堆疊與先進封裝的設計流程創新。

英偉達計算工程副總裁兼總經理Tim Costa在迴應合作時指出：“下一代AI芯片日益增長的規模與複雜性，要求我們將加速計算與智能體人工智能集成到芯片設計週期的每一個環節。通過與Cadence的合作，英偉達正助力其設計團隊及全球半導體生態系統，優化性能並加速全球最先進AI架構的交付。”

Arm雲AI業務部門市場推廣副總裁Eddie Ramirez亦表示：“包括與Cadence及台積電在內的設計與製造夥伴之間的生態合作，對於推動下一代基於Arm架構的AI與高性能計算(HPC)部署基礎設施至關重要。”

值得注意的是，Cadence並非唯一與台積電深化協同的EDA供應商。在同一產業窗口期，新思科技與西門子EDA亦分別宣佈擴大與台積電在先進製程領域的合作，覆蓋3nm至A14工藝節點。台積電通過EDA聯盟認證機制，與三大EDA廠商共同構建先進製程設計生態的趨勢愈發明顯。

據行業研究機構測算，全球EDA市場規模在2026年預計達到207.8億美元，其中AI EDA細分賽道將從2026年的42.7億美元增長至2032年的158.5億美元，年複合增長率高達24.4%，遠超傳統EDA市場增速。

此次合作升級折射出AI芯片競賽中的兩個關鍵趨勢。其一，產能稀缺背景下，“設計效率”成為差異化競爭的核心資產。台積電3nm產能目前已處於滿載狀態，優先供應英偉達、AMD、博通等頭部雲端AI及ASIC廠商;2nm產能更被谷歌、AWS、高通等全球科技巨頭預訂一空。在此背景下，能否利用高效EDA工具縮短設計迭代週期、搶先進入量產階段，將直接影響芯片廠商的市場卡位。

其二，先進製程競賽已前移至埃米(Angstrom)時代。台積電A16製程預計於2027年量產，A14製程進一步向埃米級推進。EDA工具提前完成認證，意味着芯片設計公司可在製程正式量產前12至18個月啓動設計工作，這對搶佔AI芯片的市場時間窗口至關重要。

分析人士指出，在AI算力軍備競賽持續升温的產業環境中，處於產業鏈上游的EDA工具與先進製程環節，正展現出更強的業績確定性與議價能力。Cadence與台積電合作擴大的消息，或許只是這一價值重估進程的序幕。